作者
王宝晶,赵爱清,宋光坤
文章摘要
本文介绍了基于Candence Virtuoso的四位计数器芯片的设计，该芯片采用 SMIC 0.13um工艺，利用smic13mmrf_1233工艺库中CMOS器件，实现了CMOS型集成计数器芯片的设计、仿真、版图设计。该芯片能够满足十六进制内的任意计数器初值和进制的要求。
文章关键词
CMOS集成计数器；十六进制；芯片设计；Candence Virtuoso
参考文献
[1] 纪明霞.基于 Multisum 计数器的设计与仿真[J].研究与开发,2013 年 10 月,32(10):15. [2] 牛小玲.集成计数器异步级联电路仿真问题研究[J].实验科学与计数,2022 年 2 月,20(1). [3] 朱月珍.芯片版图设计优化技术研究[D].苏州大学,2014.11.
Full Text:
DOI
