邓敦建

近些年来，随着物联网以及无线传感器网络等领域发展速度的逐渐加快，对于低能耗高性能的射频锁相环设计需求得到了明显增加，在这一背景下，基于CMOS技术的低功耗射频锁相环设计，已经逐渐成为相关人员研究的重点内容，这一技术在低功耗射频锁相环中，具有低电压、低功耗、低成本以及高集成度等优势，适用于移动通信物联网等诸多领域，有助于推动我国无线通信网络的进步。为此本文将从低功耗射频锁相环的设计需求和特点出发，重点分析CMOS低功耗射频锁相环中的优势以及设计策略，以期能为相关人员提供借鉴。

CMOS技术；低功耗；射频锁相环；低相噪

[1] 潘杰,李茂全.一种基于 FPGA 的数字射频处理方案设计[J].电声技术,2023,47(04):108-111. [2] 吴桐,胡钺琳,江笑然,李晟屹,王勇,张有明.基于全数字锁相环的宽带射频信号测频方法[J].现代雷达,2022,44(11):73-78. [3] 池保勇,余志平,石秉学.射频集成电路分析与设计北京:清华大学出版社,2006,472-542 [4] 楼立恒.CMOS 宽带分数分频频率综合器的研究与设计[D].浙江大学,2013. [5] 倪金玉,LEEChoongHyun,何慧凯,赵毅.化学气相沉积技术在先进 CMOS 集成电路制造中的应用与发展[J].智能物联技术,2022,5(01):1-7.

点击下载PDF